# 设置工作目录 
#vlib work

# 编译 SystemVerilog 文件
vlog ./*.sv
  
# 加载编译后的模块
vsim work.testbench

# 运行仿真
run -all

# 退出 ModelSim
quit -sim
